[12]发明专利申请公布说明书
[21]申请号200710031793.3[51]Int.CI.
H01L 31/102 (2006.01)H01L 31/107 (2006.01)H01L 31/105 (2006.01)
[43]公开日2008年5月21日[22]申请日2007.11.30[21]申请号200710031793.3
[71]申请人中山大学
地址510275广东省广州市新港西路135号[72]发明人王钢 陈诗育
[11]公开号CN 101183691A
[74]专利代理机构广州粤高专利代理有限公司
代理人禹小明
权利要求书 2 页 说明书 11 页 附图 4 页
[54]发明名称
半导体光电探测器芯片结构
[57]摘要
本发明公开了一种半导体光电探测器芯片结构，包括衬底、层叠于衬底上的吸收层及层叠于衬底下的N型电极，部分的吸收层上形成有P型重掺杂层，P型重掺杂层上设置有P型电极，且P型重掺杂层上还形成有一入射光窗口，其中，P型重掺杂层的四周填充有绝缘材料层，且P型电极延伸至绝缘材料层的表面，并覆盖在绝缘材料层的表面上。本发明能有效降低器件的电容、具有良好的稳定性且工艺简单。
200710031793.3
权 利 要 求 书
第1/2页
1.一种半导体光电探测器芯片结构，包括衬底、层叠于衬底上的吸收层及层叠于衬底下的N型电极，部分的吸收层上形成有P型重掺杂层，P型重掺杂层上设置有P型电极，且P型重掺杂层上还形成有一入射光窗口，其特征在于：P型重掺杂层的四周填充有绝缘材料层，且P型电极延伸至绝缘材料层的表面，并覆盖在绝缘材料层的表面上。
2.如权利要求1所述的半导体光电探测器芯片结构，其特征在于：P型重掺杂层与部分的吸收层之间还形成有一倍增层。
3.如权利要求1所述的半导体光电探测器芯片结构，其特征在于：绝缘材料层与吸收层之间还形成有一本征层。
4.如权利要求1所述的半导体光电探测器芯片结构，其特征在于：衬底与吸收层之间形成有布拉格反射层。
5.如权利要求4所述的半导体光电探测器芯片结构，其特征在于：布拉格反射层的光学厚度为λ/4，λ为入射光的波长。
6.如权利要求1所述的半导体光电探测器芯片结构，其特征在于：入射光窗口上还形成有一层抗反射的金属膜。
7.如权利要求1所述的半导体光电探测器芯片结构，其特征在于：衬底为磷化铟或砷化镓中的一种材料，吸收层为砷化镓铟、掺氮的砷化镓铟或氮化镓中的任何一种材料，P型重掺杂层为磷化铟或砷化镓中的一种材料，绝缘材料层为聚酰亚胺、聚醚醚酮或聚苯硫醚中的任何一种材料。 8.如权利要求2所述的半导体光电探测器芯片结构，其特征在于：倍增层为磷化铟、砷化铝铟、砷化镓铝或氮化镓中的任意一种材料。
2
200710031793.3权 利 要 求 书 第2/2页
9.一种半导体光电探测器芯片结构，包括衬底、层叠于衬底上的吸收层及层叠于衬底下的N型电极，部分的吸收层上形成有P型重掺杂层，P型重掺杂层上设置有P型电极，且N型电极及衬底刻蚀形成有一入射光窗口，其特征在于：P型重掺杂层的四周填充有绝缘材料层，P型重掺杂层上覆盖有P型电极。
3
200710031793.3
说 明 书
第1/11页
半导体光电探测器芯片结构
技术领域
本发明涉及光电子器件领域，尤其涉及一种半导体光电探测器芯片结构。
背景技术
现今国内外光纤通信正朝着高速率、网络化和集成化的方向发展。针对将来的高度信息化社会的需求，继传输容量为2.5Gb/s系统的实用后，10Gb/s系统也已经投入商用。目前40Gb/s系统也开始提上议程。与此相应，作为光通信系统所必要的超高速、高灵敏度的光光电探测器件也有了显著的进展。
光纤通信中最常用的半导体光电探测器主要是光电二极管(PIN)和雪崩光电二极管(APD)，两种结构各有其自身的特点和优势。其中PIN结构简单，工艺实现上容易，而且稳定性高，而APD结构则由于其内部会发生碰撞电离形成内增益，它比传统的光电二极管(PIN)的灵敏度要优8-9dBm，因此APD也被广泛的应用在高速的光纤通信系统中。 从传统光通信的2.5Gbit/s的传输速率，到目前40Gbit/s传输速率提上课题，高速光通信系统对光电探测器的要求越来越高。围绕着对器件高带宽、低噪声等性能要求，研究人员从各方面对高性能光电探测器芯片的设计展开了广泛的研究。与传统的PN结光电二极管相比，PIN二极管引入了掺杂少的本征层作为耗尽层，其吸收光子的机会和电容的大小都可以通过本征层厚度的大小来控制，从而大大提高了器件设计的灵活性，而且在性
4
200710031793.3说 明 书 第2/11页
能方面PIN二极管也优于PN结光电二极管。
目前光通信波段常用的材料是以N型的InP为衬底，然后在衬底上依次生长一定厚度的InGaAs和P型的InP层，通过外加偏置电压，让高电场均匀的落在本征区域。当激光照射PIN二极管时，大部分光子在本征区域里面被强烈的吸收，并在偏置的电场下光生电子和空穴往两个电极的方向扩展。该结构的特点在于，它可以通过本征层厚度的大小来控制电容，频率响应，和响应度。当本征层厚度缩小，其光生载流子在器件里面漂移的时间就会变小，从而可以提高器件的响应速度，最终提高带宽性能。但另一方面，缩小厚度就会使电容变大，响应度变小，减低器件的性能。目前对于高速PIN二极管的研究集中在如何在保持器件厚度小的前提下，能够综合解决响应度小，电容大的问题。富士通等公司的一些结构正是基于这样的思路，这些结构中采用了平面的结构，并且让激光从侧面入射到本征层中，这样一方面在侧向增加了对入射光的吸收，同时在垂直方向上又减少了载流子的渡越时间。这两方面的结果增大了器件的响应度又提高的带宽的响应。另外也可以通过减少结的接触面积和外部电路的设计来减少电容。然而，这些在工艺实现上比较复杂，需要生长波导把激光引到吸收层和复杂的外部电路设计，大大增加了工艺的难度。因此如何设计一种结构既能使器件有良好的带宽特性，又能保证一定的响应度，并且在工艺实现过程中相对简单的PIN二极管芯片结构是目前研究热点。
在APD芯片结构的研究上，目前商用的APD芯片结构大部分都是采用了分层的结构，即分开缓冲、倍增、吸收层结构(SCAM)，该结构的特点在于：芯片的各层完成不同的功能，如吸收层负责把入射的光子转化成
5
200710031793.3说 明 书 第3/11页
电子和空穴，倍增层负责电子和空穴的倍增；并且该结构可以通过不同层的掺杂浓度的控制，使电场大部分都落在倍增区，有利于电子和空穴在倍增层倍增，在其他层中传输。这种SCAM结构的APD具有良好的带宽特性，目前报道过最高的增益带宽积为320GHz。传统的提高APD带宽的方法主要集中在如何减少芯片倍增层、吸收层的厚度。厚度减少了，电子和空穴在芯片里面运动的时间相应的减少了，既提高了芯片的响应的速度，从而提高了带宽。研究表明在40G以上响应带宽的APD芯片结构中，芯片的倍增层大都控制在100nm左右，如果厚度再小，如小于80nm，隧穿效应就开始发生，使器件的漏电流大大增加，严重影响器件的性能。另一方面吸收层的厚度还跟器件的响应度有直接的联系，如果厚度太薄了，就会使芯片对光的吸收不充分，从而使响应度大大降低。目前高速APD的设计思路大都是集中在如何设计外部的结构使器件在芯片厚度薄的情况下有更好的性能。如NEC公司报道的侧面入光的APD结构，该结构利用光波导把光从侧面直接引入到吸收层中，使入射的光充分的跟吸收层面接触吸收，以此来达到减少吸收层厚度仍然能保持高的响应度的目的。三菱公司报道的APD结构中，通过制作分布式布拉格反射层(DBR)形成的谐振腔使入射的光能通过反复的反射达到充分吸收的目的，这样也可以在保证响应度的前提下减少吸收层的厚度以此来提高带宽的特性。另一种提高APD性能的设计思路是利用异质结的特性——碰撞电离在空间的分布局域化，在芯片生长的过程中，在倍增层上面生长量子阱结构。研究表明这种结构的芯片不仅使APD有更好的噪声特性，而且对带宽也有明显的改善。传统的设计思路均要求比较精细的工艺过程，特别是当倍增层的厚度在100nm左右，
6
200710031793.3说 明 书 第4/11页
如何在器件的侧向或者各层中间生长各种特殊的结构对芯片工艺流程的控制提出了很苛刻的要求。另一方面，传统的思路局限在减少芯片的厚度上，但是当芯片的尺寸小到一定程度的时候，量子效应将会明显，如隧穿效应，这些效应将会导致芯片性能大大的降低。所以如何能使芯片的尺寸维持在一定的范围，又能达到提高带宽的目的将会是一个比较迫切需要解决的难题。
PIN二极管与APD在结构的设计上，通常都有两种方案，一是台面结构(mesa-type)，二是平面结构(planar-type)，其中台面型结构二极管具有制作简单、可重复制作等优点；与台面型结构的二极管相比，由于平面型结构的二极管将PN结掩埋在体内，它具有更低的暗电流和更高的稳定性，但在工艺实现上却复杂得多。不论是台面结构还是平面结构的二极管在电极的设计上，都会碰到如何有效解决电极大小和寄生电容大小的矛盾问题：如果电极设计大了，寄生电容会增加，并会对器件的性能起重要的负面影响；如果电极设计小了，则在设计外部电路，如制作焊点，打引线的时候会出现焊点不牢固的问题，导致器件稳定性不好。在这方面的研究上，富士通等公司的方案是在制作的小电极上，通过设计空气桥把电极引到附近大的焊点上再制作外部的焊接，这样可以避免上述出现的矛盾。但是空气桥的设计又给设计和工艺生长带来比较大的麻烦。因此如何设计一种结构，能解决电极大小和寄生电容的矛盾，又能有效的保持器件的稳定性是半导体光电管工艺设计生产中急需解决的又一难题。
光电探测器芯片的设计既要使芯片拥有良好的带宽、噪声等特性，又要使其有良好的稳定性。传统的设计方案，需要生长纳米数量级的材料结
7
200710031793.3说 明 书 第5/11页
构，设计生长导光波导和设计外围电路等复制的工艺过程，而这些工艺过程对于小尺寸的芯片来讲，生长过程存在较大的难度。因此如何设计一个光电探测器芯片即要使它有好的带宽特性，又能够具有良好的稳定性是一个十分重要的研究课题。 发明内容
本发明提出了一种能有效降低器件的电容、具有良好稳定性且工艺简单的半导体光电探测器芯片结构。
为了实现上述目的，本发明采用如下技术方案：
一种半导体光电探测器芯片结构，包括衬底、层叠于衬底上的吸收层及层叠于衬底下的N型电极，部分的吸收层上形成有P型重掺杂层，P型重掺杂层上设置有P型电极，且P型重掺杂层上还形成有一入射光窗口，其中，P型重掺杂层的四周填充有绝缘材料层，且P型电极延伸至绝缘材料层的表面，并覆盖在绝缘材料层的表面上。
P型重掺杂层与部分的吸收层之间还形成有一倍增层。倍增层使电子和空穴的倍增，并且该结构可以通过其他不同层的掺杂浓度的控制，使电场大部分都落在倍增区，有利于电子和空穴在倍增层倍增，在其他层中传输。
绝缘材料层与吸收层之间还形成有一本征层。
衬底与吸收层之间形成有布拉格反射层。通过布拉格反射层所形成的谐振腔使入射的光能通过此结构的反复反射达到充分吸收的目的，这样也可以在保证响应度的前提下减少吸收层的厚度以此来提高带宽的特性。 布拉格反射层的光学厚度为λ/4，λ为入射光的波长。
8
200710031793.3说 明 书 第6/11页
为了提高入射光的利用率，入射光窗口上还形成有一层抗反射的金属膜。
衬底为磷化铟或砷化镓中的一种材料，吸收层为砷化镓铟、掺氮的砷化镓铟或氮化镓中的任何一种材料，P型重掺杂层为磷化铟或砷化镓中的一种材料，绝缘材料层为聚酰亚胺、聚醚醚酮或聚苯硫醚中的任何一种材料。 倍增层为磷化铟、砷化铝铟、砷化镓铝或氮化镓中的任意一种材料。 另外，本发明还提供了另一种半导体光电探测器芯片结构，包括衬底、层叠于衬底上的吸收层及层叠于衬底下的N型电极，部分的吸收层上形成有P型重掺杂层，P型重掺杂层上设置有P型电极，且N型电极及衬底刻蚀形成有一入射光窗口，其中，P型重掺杂层的四周填充有绝缘材料层，P型重掺杂层上覆盖有P型电极。
本发明利用在P型重掺杂层的四周填充绝缘材料层，并在其上制作与其具有较大面积接触的电极，这样一来，一方面由于绝缘材料层的介电常数比半导体材料的介电常数低很多，填充绝缘材料层会使芯片整体的介电常数减少，即减少了芯片的电容，从而提高了芯片的带宽；另一方面，由于绝缘材料层是具有绝缘的特性，在其上面制作大电极，使得电极与芯片的焊接面积更大，焊接更为牢固，且不会产生大的寄生电容，同时用它来做填充材料使芯片的内部结构与外界环境隔绝开，使芯片的稳定性大大提高。
同时，该芯片结构不需要复杂的工艺即能制成，该芯片结构也不需要在芯片上制作特殊的结构，如量子阱等，工艺实现流程简单很多。该芯片结构的设计，不会过多的强调减少芯片尺寸来提高带宽，为高带宽的光电
9
200710031793.3说 明 书 第7/11页
探测器芯片结构的设计提出了一条新颖的思路。 附图说明
图1为传统的半导体光电探测器芯片结构示意图；
图2为本发明实施例1的半导体光电探测器芯片结构示意图； 图3为本发明实施例2的半导体光电探测器芯片结构示意图； 图4为本发明实施例3的半导体光电探测器芯片结构示意图； 图5为本发明实施例4的半导体光电探测器芯片结构示意图； 图6为本发明实施例4的半导体光电探测器芯片结构示意图； 图7为本发明实施例5的半导体光电探测器芯片结构示意图。 上述图中，1为N型电极接地端，2为N型电极，3为衬底，4为吸收层，5为倍增层，6为填充材料，7为P型电极，8为P型电极，9为P型重掺杂区，10为填充材料，11为布拉格放射镜(DBR)结构，12为本征层，13为SiNx绝缘材料。 具体实施方式
如图1所示，传统的半导体光电探测器芯片结构包括衬底1、依次生长于衬底1上的吸收层2和本征层3，在本征层3内通过扩散形成P型重掺杂层4，并在其上形成一个入射光窗口5，在P型重掺杂层4引出来P型电极6，在衬底1下表面形成N型电极7。
以下结合附图对本发明做进一步的说明。 实施例1
如图2所示，本发明的一种半导体光电探测器芯片结构，包括衬底11、层叠于衬底11上的吸收层12及层叠于衬底11下的N型电极17，部分的
10
200710031793.3说 明 书 第8/11页
吸收层12上形成有P型重掺杂层14，P型重掺杂层14上设置有P型电极16，且P型重掺杂层14上还形成有一入射光窗口15，其中，P型重掺杂层14的四周填充有绝缘材料层18，且P型电极16延伸至绝缘材料层18的表面，并覆盖在绝缘材料层18的表面上。
为了提高入射光的利用率，入射光窗口15上还形成有一层抗反射的金属膜。
在本实施例中，衬底11为InP材料，吸收层12为InGaAs材料，P型重掺杂层14为InP材料，绝缘材料层18为聚酰亚胺。当然，除此之外，衬底11还可以为GaAs材料，吸收层12还可以为掺N的InGaAs材料或GaN，P型重掺杂层14还可以为GaAs材料，绝缘材料层18还可为聚醚醚酮或聚苯硫醚材料。
本实施例中，在该半导体光电探测器芯片结构的工艺实现的过程中，首先利用金属有机化学气相淀积(MOCVD)的技术在N型的InP衬底11上依次生长晶格匹配的InGaAs吸收层12、InP本征层。
再通过扩散工艺，在上述InP本征层上形成一个P型重掺杂层14，在P型重掺杂层14上形成一入射光窗口15，并在入射光窗口15上蒸镀一层抗反射的金属膜。
接着在光刻胶的保护下，利用光刻技术将P型重掺杂层14四周的材料刻蚀掉，并控制刻蚀的条件使其刻蚀深度达到吸收层12，使芯片形成台状结构。
然后在刻蚀掉的空间上填充低介电常数的绝缘材料层18，填平台状结构使之重新成为平面结构。
11
200710031793.3说 明 书 第9/11页
最后在衬底11下表面制作N型电极17，在P型重掺杂层14上引出P型电极16，并延伸至绝缘材料层18上表面，并覆盖在绝缘材料层18的表面上，与绝缘材料层18形成较大面积的接触。 实施例2
为了使电子和空穴的数量倍增，本实施例在实施例1的结构上，即在P型重掺杂层14与吸收层12之间还形成有一倍增层19，如图3所示。该结构可以通过其他不同层的掺杂浓度的控制，使电场大部分都落在倍增区，有利于电子和空穴的数量在倍增层19中倍增，而其他层中传输。 实施例3
为了更充分地吸收入射光，本实施例在实施例1或实施例2的结构上，在衬底11与吸收层12之间进一步形成布拉格反射层20，如图4所示。 通过布拉格反射层20所形成的谐振腔，使入射的光通过此结构时，能被反复反射，并达到充分吸收的目的。这样也可以在保证高的响应度的前提下，减少吸收层的厚度以此来提高带宽的特性。
本实施例中，布拉格反射层20的光学厚度为λ/4，其中，λ为入射光的波长。 实施例4
本实施例与实施例1的结构相似，其区别在于：绝缘材料层18与吸收层12之间还形成有一本征层13。
如图5所示，本实施例所提供的半导体光电探测器芯片结构的工艺实现时，首先利用金属有机化学气相淀积(MOCVD)的技术在N型的InP衬底11上依次生长晶格匹配的InGaAs吸收层12、InP本征层13。
12
200710031793.3说 明 书 第10/11页
再通过扩散工艺，在本征层13上形成一个P型重掺杂层14，并形成一入射光窗口15。
接着在本征层13的一侧上填充绝缘材料层18，填充厚度可根据对芯片电容的需求而确定，并在本征层13的另一侧蒸镀SiNx绝缘材料21。 最后在衬底11下表面制作N型电极17，在P型重掺杂层14引出P型电极16，并延伸至绝缘材料层18上表面，并覆盖在绝缘材料层18的表面上，与绝缘材料层18形成较大面积的接触。
当然，上述工艺中，在填充绝缘材料层18时，也可在光刻胶的保护下，利用光刻技术将P型重掺杂层14四周的本征层材料刻蚀掉一部分，并控制刻蚀的条件使其刻蚀深度达到本征层内部，或者直接刻蚀到衬底11上，如图6所示，使芯片形成台状结构，并在刻蚀的空间上填充绝缘材料层18。 实施例5
本实施例提供了另一种半导体光电探测器芯片结构，如图7所示，其包括衬底11、层叠于衬底11上的吸收层12及层叠于衬底11下的N型电极17，部分的吸收层12上形成有P型重掺杂层14，P型重掺杂层14上设置有P型电极16，且N型电极17及衬底11刻蚀形成有一入射光窗口15，其中，P型重掺杂层14的四周填充有绝缘材料层18，P型重掺杂层14上覆盖有P型电极16。
与实施例1的正面入射光型的半导体光电探测器芯片结构有所不同，本实施例是背面入射光型的半导体光电探测器芯片结构，其实现的工艺步骤与实施例1相似，不同的是：P型电极16覆盖在P型重掺杂层14上，并与其形成较大面积的接触，而N型电极17及衬底11被刻蚀形成一入射光
13
200710031793.3说 明 书 第11/11页
窗口15，使入射光从芯片背面入射。
当然，除了上述的正面入射光型、背面入射光型的半导体光电探测器芯片结构之外，还可以采用侧面入射光型的半导体光电探测器芯片结构，其同样是利用在P型重掺杂层的四周填充绝缘材料层，并在其上制作与其具有较大面积接触的电极，使得在电极与芯片的焊接面积更大，焊接更为牢固的同时，能有效减少芯片的电容。
14
200710031793.3
说 明 书 附 图
第1/4页
15
200710031793.3说 明 书 附 图 第2/4页
16
200710031793.3说 明 书 附 图 第3/4页
17
200710031793.3说 明 书 附 图 第4/4页
18
因篇幅问题不能全部显示，请点此查看更多更全内容